Thông báo học bù Thiết kế vi mạch với HDL (CE221.J21.MTCL) ngày 14/06/2019

CBGD : Lâm Đức Khải
Khoa/ Bộ môn : KTMT
Môn học : Thiết kế vi mạch với HDL (CE221)
Lớp : CE221.J21.MTCL
Phòng : E23
Thời gian :
- Tiết bắt đầu : 1
- Tiết kết thúc : 3
Thứ : 6 , ngày 14/06/2019